链接
二维码

1、分享专属的需求推广链接或图片,邀请朋友投标并中标后获得相应的推广佣金。

2、分享专属的需求推广链接或图片,邀请朋友注册成为平台会员,该用户在平台发布需求或投标并中标后可获得合伙人分成。

详情可见《开发宝合伙人协议》

获取投标次数
直接购买

直接支付4.99元,立即获得1次投标权限!

微信支付
支付宝支付
确认支付
使用"金币"兑换

消耗400金币,立即获得1次投标权限!

当前账号金币数:0

首页> 需求> 硬件模块>信号传输> IRIG-B码解码模块设计

IRIG-B码解码模块设计

需求号:20000002199 金主:186XXXX0595-39 发布时间:2018-11-09 浏览量:153
需求基本信息
分享:
需求类型:硬件模块->信号传输
技术方向:FPGA
投标截止时间:2018-11-15
期望完成时间:2018-11-30
预算金额:¥5000
付款比例:一次付清
金主的联系方式:仅中标后可见
需求详情描述
需求描述:
基于altera maxII EMP570TI144 CPLD的IRIG-B码(DC码)解码的vhdl程序及对应的linux驱动的开发,确保可在linux系统中通过驱动接口,读取到b码时间信息,硬件已设计完成
附件:
补充说明:

暂无补充说明