链接
二维码

1、分享专属的需求推广链接或图片,邀请朋友投标并中标后获得相应的推广佣金。

2、分享专属的需求推广链接或图片,邀请朋友注册成为平台会员,该用户在平台发布需求或投标并中标后可获得合伙人分成。

详情可见《开发宝合伙人协议》

获取投标次数
直接购买

直接支付4.99元,立即获得1次投标权限!

微信支付
支付宝支付
确认支付
使用"金币"兑换

消耗400金币,立即获得1次投标权限!

当前账号金币数:0

首页> 需求> 硬件模块>其他> MIPI转DVP纯Verilog/VHDL核设计

MIPI转DVP纯Verilog/VHDL核设计

需求号:20000003850 金主:182XXXX2723-74 发布时间:2019-05-10 浏览量:90
需求基本信息
分享:
需求类型:硬件模块->其他
技术方向:
投标截止时间:2019-05-26
期望完成时间:2019-06-30
预算金额:¥30000
付款比例:一次付清
金主的联系方式:仅中标后可见
需求详情描述
需求描述:
1、输入MIPI数据lane 1or2 可选;
2、解析MIPI串行数据,包含物理层及协议层的解析;
3、图像格式转换;
4、DVP接口输出(图像时钟、场同步、行同步、数据有效信号、图像数据信号8bit),要求图像数据为灰度值输出。
附件:
补充说明:

暂无补充说明